A.assignB.alwaysC.moduleD.endmodule
A.TDI測(cè)試數(shù)據(jù)輸入B.TDO測(cè)試數(shù)據(jù)輸出C.TEN測(cè)試使能D.TCK測(cè)試時(shí)鐘輸入
A.PLAB.FPGAC.PROMD.GAL