97免费在线观看视频,亚洲综合自拍网,黄色毛片免费观看,热久久综合网,免费看日产一区二区三区狠狠操av,久久久涩涩涩,在线精品免费视频,人人插天天干,久久91精品国产91久久

填空題

if（a）out1<=int1；當(dāng)a=（）執(zhí)行out1<=int1 else out1<=int2；當(dāng)a=（）執(zhí)行out1<=int2

答案： 1；0

你可能感興趣的試題

某一純組合電路輸入為in1，in2和in3，輸入出為out，則該電路描述中always的事件表達(dá)式應(yīng)寫為always@（）；若某一時(shí)序電路由時(shí)鐘clk信號(hào)上升沿觸發(fā)，同步高電平復(fù)位信號(hào)rst清零，該電路描述中always的事件表達(dá)是應(yīng)該寫為always @（）。

答案：（in1，in2，in3 ）；（ posedge clk ）

單項(xiàng)選擇題

在Verilog中定義了宏名 `define sum a+b+c 下面宏名引用正確的是（）

A、out=’sum+d
B、out=sum+d
C、out=`sum+d
D、都正確

<pre id="yph3h"><legend id="yph3h"></legend></pre>