A.VTT島盡可能放置在最后一個(gè)DDR2存儲(chǔ)器附近
B.Vref走線寬度>25mil，原則上每個(gè)Vref管腳都要一個(gè)去耦電容
C.每對(duì)DQS線（即DQS+與DQS-）之間線長(zhǎng)的誤差范圍為10mil
D.BA、ADR、ODT、CKE、CS、CAS、RAS、WE與CLK之間走線長(zhǎng)度誤差控制在50mil以內(nèi)

A.Add、BA
B.CK、CKE
C.RAS、CAS
D.CS、WE