97免费在线观看视频,亚洲综合自拍网,黄色毛片免费观看,热久久综合网,免费看日产一区二区三区狠狠操av,久久久涩涩涩,在线精品免费视频,人人插天天干,久久91精品国产91久久

<em id="ljdhv"></em>

問答題

【簡答題】在VHDL設(shè)計中，給時序電路清0（復(fù)位）有兩種不同方法，它們是什么？如何實現(xiàn)？

答案：

同步和異步復(fù)位。
解1：含異步復(fù)位和時鐘使能的D觸發(fā)器

解2：含同步復(fù)位控制的D觸發(fā)器

你可能感興趣的試題

【簡答題】用原理圖輸入方式設(shè)計一個7人表決電路（用4位二進制全加器），參加表決者7人，同意為1，不同意為0，同意者過半則表決通過，綠指示燈亮；表決不通過則紅指示燈亮。

答案：

【簡答題】用74283（4位二進制全加器）加法器和邏輯門設(shè)計實現(xiàn)一位8421BCD碼加法器電路，輸入輸出均是BCD碼，CI為低位的進位信號，CO為高位的進位信號，輸入為兩個1位十進制數(shù)A，輸出用S表示。（化簡）

答案：解：用74283（4位二進制全加器）加法器和邏輯門設(shè)計實現(xiàn)一位8421BCD碼加法器電路。

解：用...