已知輸入A、B和輸出Y的波形如下圖所示,則對(duì)應(yīng)的邏輯門電路是()
A.與門 B.與非門 C.或非門 D.異或門
A.5 B.4 C.3 D.2
A.卡諾圖化簡(jiǎn)時(shí)所依據(jù)的原理是:具有相鄰性的最小項(xiàng)可以合并,并消去不同 的因子 B.卡諾圖中排列呈矩形的4個(gè)相鄰的最小項(xiàng)可以合并為一項(xiàng),消去2對(duì)因子 C.卡諾圖中排列呈矩形的6個(gè)相鄰的最小項(xiàng)可以合并為一項(xiàng),消去3對(duì)因子 D.卡諾圖中排列呈矩形的8個(gè)相鄰的最小項(xiàng)可以合并為一項(xiàng),消去3對(duì)因子