A.當(dāng)集成塊輸入模擬信號時(shí)，主要應(yīng)該選擇高輸入電阻的集成塊
B.當(dāng)集成塊輸入模擬信號時(shí)，主要應(yīng)該選擇具有抗干擾設(shè)計(jì)的集成塊
C.當(dāng)集成塊輸入數(shù)字信號時(shí)，主要應(yīng)該選擇輸入電流低的集成塊
D.當(dāng)集成塊輸入數(shù)字信號時(shí)，主要應(yīng)該選擇輸入電阻低的集成塊

A.數(shù)字集成塊輸出單元的時(shí)間延遲可能為內(nèi)部單元的數(shù)百倍
B.數(shù)字集成塊輸出單元的邏輯面積至少為內(nèi)部標(biāo)準(zhǔn)門面積的數(shù)百倍以上
C.在大驅(qū)動輸出單元設(shè)計(jì)時(shí)，通常采用逐漸增加緩沖驅(qū)動設(shè)計(jì)以縮短延遲時(shí)間
D.數(shù)字集成塊的成本和延遲時(shí)間主要取決于輸出單元