A.DDR可以在時鐘信號的上升沿和下降沿都傳送數(shù)據(jù)
B.采用了DLL技術(shù)，當(dāng)數(shù)據(jù)有效時，存儲控制器可使用數(shù)據(jù)濾波信號來精確定位數(shù)據(jù)，每16次輸出一次，并重新同步來自不同存儲器模塊的數(shù)據(jù)
C.一般都采用168Pin的內(nèi)存模組，使用的3.3V電壓的LVTTL標(biāo)準(zhǔn)
D.一般都采用184Pin的內(nèi)存模組，采用的是支持2.5V電壓的SSTL2標(biāo)準(zhǔn)