- 搜標題
- 搜題干
- 搜選項
單項選擇題
綜合是EDA設計流程的關鍵步驟，綜合就是把抽象設計層次中的一種表示轉化成另一種表示的過程；在下面對綜合的描述中（）是錯誤的。
A.綜合就是將電路的高級語言轉化成低級的，可與FPGA/CPLD的基本結構相映射的網(wǎng)表文件
B.為實現(xiàn)系統(tǒng)的速度、面積、性能的要求，需要對綜合加以約束，稱為綜合約束
C.綜合可理解為，將軟件描述與給定的硬件結構用電路網(wǎng)表文件表示的映射過程，并且這種映射關系不是唯一的
D.綜合是純軟件的轉換過程，與器件硬件結構無關
