說(shuō)明下圖中各門(mén)電路的輸出是高電平還是低電平。已知它們都是74HC系列CMOS電路。
Y1為高電平;Y2為高電平;Y3為低電平;Y4為低電平。
指出下圖中各門(mén)電路的輸出是什么狀態(tài)(高電平、低電平或高阻態(tài))。已知這些門(mén)電路都是74系列TTL電路。
下圖中的G1~G4是OD輸出結(jié)構(gòu)的與非門(mén)74HC03,它們接成線與結(jié)構(gòu)。試寫(xiě)出線與輸出Y與輸入A1、A2、B1、B2、C1、C2、D1、D2之間的邏輯關(guān)系式,并計(jì)算外接電阻RL取值的允許范圍。