給出1位全減器的VHDL描述。要求: (1)首先設(shè)計(jì)1位半減器,然后用例化語(yǔ)句將它們連接起來(lái),圖中h_suber是半減器,diff是輸出差,s_out是借位輸出,sub_in是借位輸入。 (2)以1位全減器為基本硬件,構(gòu)成串行借位的8位減法器,要求用例化語(yǔ)句來(lái)完成此項(xiàng)設(shè)計(jì)(減法運(yùn)算是x–y-sun_in=diffr)。
圖中是一個(gè)含有上升沿觸發(fā)的D觸發(fā)器的時(shí)序電路,試寫(xiě)出此電路的VHDL設(shè)計(jì)文件。
圖中所示的是雙2選1多路選擇器構(gòu)成的電路MUXK,對(duì)于其中MUX21A,當(dāng)s=‘0’和‘1’時(shí),分別有y<=‘a’和y<=‘b’。試在一個(gè)結(jié)構(gòu)體中用兩個(gè)進(jìn)程來(lái)表達(dá)此電路,每個(gè)進(jìn)程中用CASE語(yǔ)句描述一個(gè)2選1多路選擇器MUX21A。