考慮以下兩種總線：總線1是64位數(shù)據(jù)和地址復(fù)用的總線。能在一個時鐘周期中傳輸一個64位的數(shù)據(jù)或地址。任何一個讀寫操作總是先用一個時鐘周期傳送地址，然后有2個時鐘周期的延遲，從第四時鐘周期開始，存儲器系統(tǒng)以每個時鐘2個字的速度傳送，最多傳送8個字?？偩€2是分離的32位地址和32位數(shù)據(jù)的總線。讀操作包括：一個時鐘周期傳送地址，2個時鐘周期延遲，從第四周期開始，存儲器系統(tǒng)以每時鐘1個字的速度傳輸最多8個字。對于寫操作，在第一個時鐘周期內(nèi)第一個數(shù)據(jù)字與地址一起傳輸，經(jīng)過2個時鐘周期的延遲后，以每個時鐘1個字的速度最多傳輸7個余下的數(shù)據(jù)字。假定進(jìn)行60%的讀操作和40%的寫操作。在以下兩種情況下，求這兩種總線和存儲器能提供的帶寬。
①只進(jìn)行單數(shù)據(jù)字的傳輸。
②所有的傳輸都是8個字的數(shù)據(jù)塊。

假設(shè)某存儲器總線采用同步通信方式，時鐘頻率為50MHz時鐘，每個總線事務(wù)以突發(fā)方式傳輸8個字，以支持塊長為8個字的Cache行讀和Cache行寫，每字4字節(jié)。對于讀操作，訪問順序是1個時鐘周期接受地址，3個時鐘周期等待存儲器讀數(shù)，8個時鐘周期用于傳輸8個字。對于寫操作，訪問順序是1個時鐘周期接受地址，2個時鐘周期延遲，8個時鐘周期用于傳輸8個字，3個時鐘周期恢復(fù)和寫入糾錯碼。對于以下訪問模式，求出該存儲器讀/寫時在存儲器總線上的帶寬。
①全部訪問為連續(xù)的讀操作；
②全部訪問為連續(xù)的寫操作；
③65%的訪問為讀操作，35%的訪問為寫操作。