A.減少對(duì)處理器的中斷頻率,放寬對(duì)處理器中斷響應(yīng)時(shí)間的限制B.緩和處理器和外設(shè)之間訪問(wèn)速度不匹配的矛盾C.提高處理器和外圍設(shè)備之間的并行性D.緩和處理器和內(nèi)存之間訪問(wèn)速度不匹配的矛盾
A.這三個(gè)進(jìn)程P1、P2、P3之間可能會(huì)發(fā)生死鎖,且死鎖參與者一定包括全部三個(gè)進(jìn)程B.這三個(gè)進(jìn)程P1、P2、P3之間可能會(huì)發(fā)生死鎖,但死鎖參與者只能包括其中的兩個(gè)進(jìn)程C.這三個(gè)進(jìn)程P1、P2、P3之間一定不會(huì)發(fā)生死鎖D.這三個(gè)進(jìn)程P1、P2、P3之間一定會(huì)發(fā)生死鎖
A.0x20162E80B.0x02016E80C.0x00022015D.0x02015E80