EDA技術(shù)單項選擇題每日一練(2020.05.28)

來源：考試資料網(wǎng)

1 Protel 99SE原理圖文件的格式為（）。

2 如果a=1，b=0，則邏輯表達(dá)式（aANDb）OR（NOTbANDa）的值是（）。

3 在Verilog HDL的縮減操作運算中，設(shè)A=8`b11010001，則”&A”的運算結(jié)果為（）。

4 在Verilog HDL中，語句”always@（negedge clk）”表示模塊的事件是由clk的（）觸發(fā)的。

5 下列邏輯部件中不屬于Lattice公司CPLD的是（）

97免费在线观看视频,亚洲综合自拍网,黄色毛片免费观看,热久久综合网,免费看日产一区二区三区 狠狠操av,久久久涩涩涩,在线精品免费视频,人人插天天干,久久91精品国产91久久